在MAX+PLUSⅡ中有幾個(gè)功能單元描述庫(kù)。prim邏輯元庫(kù)，包括基本邏輯單元電路，如與、或、非門(mén)，觸發(fā)器、輸入、輸出引腳等；mf宏功能庫(kù)，包括TTL數(shù)字邏輯單元如74系列芯片；而下文將要詳細(xì)介紹的參數(shù)化雙端口RAM模塊所在的參數(shù)化模塊庫(kù)(mega-lpm)中，包括各種參數(shù)化運(yùn)算模塊(加、減、乘、除)、參數(shù)化存儲(chǔ)模塊(單、雙端口RAM、ROM、FIFO等)以及參數(shù)化計(jì)數(shù)器、比較器模塊等等。庫(kù)中的這些元件功能邏輯描述經(jīng)過(guò)了優(yōu)化驗(yàn)證，是數(shù)字電路設(shè)計(jì)中的極好選擇。
      mega-lpm庫(kù)中共有五種參數(shù)化雙端口RAM模塊：ALTDPRAM、LPM_RAM_DP、CSDPRAM、LPM_RAM_DQ和LPM_RAM_IO。其中ALTDPRAM和LPM_RAM_DP模塊讀寫(xiě)有兩套總線(xiàn)，讀和寫(xiě)有各自的時(shí)鐘線(xiàn)、地址總線(xiàn)、數(shù)據(jù)總線(xiàn)和使能端，可同時(shí)進(jìn)行讀寫(xiě)操作。除此之外，ALTDPRAM模塊還有一個(gè)全局清零端口。CSDPRAM模塊則有a、b兩組寫(xiě)端時(shí)鐘線(xiàn)、地址總線(xiàn)、數(shù)據(jù)總線(xiàn)和使能端，可同時(shí)對(duì)RAM進(jìn)行寫(xiě)操作，但對(duì)RAM讀、寫(xiě)只能分時(shí)進(jìn)行。LPM_RAM_DQ模塊相對(duì)簡(jiǎn)單，讀與寫(xiě)共用一組地址總線(xiàn)，有各自的數(shù)據(jù)線(xiàn)和時(shí)鐘線(xiàn)。LPM_RAM_IO模塊只有一組地址總線(xiàn)和數(shù)據(jù)總線(xiàn)。
      mega-1pm函數(shù)庫(kù)中的雙端口RAM模塊全是參數(shù)化調(diào)用，這為設(shè)計(jì)帶來(lái)極大的方便。通過(guò)對(duì)各種參數(shù)的取舍、參數(shù)設(shè)置和組合，再結(jié)合讀寫(xiě)控制邏輯就可以構(gòu)造出設(shè)計(jì)需要的存儲(chǔ)器模塊。雙端口RAM常見(jiàn)的應(yīng)用模式主要有以下兩種：
      1．存儲(chǔ)器映像方式。該方式可以隨意對(duì)存儲(chǔ)器的任何單元進(jìn)行讀寫(xiě)操作。其主要應(yīng)用于多CPU的共享數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)傳送等。該方式中，讀、寫(xiě)控制線(xiàn)、地址總線(xiàn)和數(shù)據(jù)總線(xiàn)有兩套。根據(jù)兩端口之間數(shù)據(jù)的傳送方向?yàn)閱蜗蚧螂p向，又有單向數(shù)據(jù)總線(xiàn)和雙向數(shù)據(jù)總線(xiàn)之分。
      2．順序?qū)懛绞健Ｔ摲绞綄?duì)RAM的寫(xiě)操作只能順序?qū)懭�。這種情況適用于對(duì)象特性與時(shí)間緊密相關(guān)或傳送數(shù)據(jù)與順序密切相關(guān)的場(chǎng)合，如文件傳送、時(shí)序過(guò)程、波形分析等。根據(jù)寫(xiě)控制邏輯的不同，可對(duì)RAM進(jìn)行循環(huán)寫(xiě)入或一次寫(xiě)入方式。該方式下的讀操作可以是存儲(chǔ)器映像讀或順序讀，前一種有較大的靈活性，而后一種則類(lèi)似于FIFO形式。
      在讀、寫(xiě)使用獨(dú)立的地址總線(xiàn)和數(shù)據(jù)總線(xiàn)時(shí)，可以同時(shí)對(duì)RAM不同單元進(jìn)行讀寫(xiě)操作。根據(jù)不同控制邏輯的要求，對(duì)讀寫(xiě)時(shí)鐘、時(shí)鐘使能端口可以適時(shí)設(shè)置，以滿(mǎn)足控制需要。